| 品牌： | Cypress(赛普拉斯) |
| 型号： | CY7C1418KV18-250BZXC |
| 封装： | FBGA-165 |
| 批号： | 21+ |
| 数量： | 6000 |
| 制造商： | Cypress Semiconductor |
| 产品种类： | 静态随机存取存储器 |
| RoHS： | 是 |
| 存储容量： | 36 Mbit |
| 最大时钟频率： | 250 MHz |
| 接口类型： | Parallel |
| 电源电压-最大： | 1.9 V |
| 电源电压-最小： | 1.7 V |
| 电源电流—最大值： | 430 mA |
| 最小工作温度： | 0 C |
| 最大工作温度： | + 70 C |
| 安装风格： | SMD/SMT |
| 封装 / 箱体： | FBGA-165 |
| 存储类型： | SDR |
| 系列： | CY7C1418KV18 |
| 湿度敏感性： | Yes |
CY7C1418KV18和CY7C1420KV18是配备DDR II架构的1.8V同步流水线SRAM。DDR II由一个带有高级同步外围电路的SRAM内核和一个1位突发计数器组成。用于读取和写入的地址被锁存在输入（K）时钟的交替上升沿上。写入数据被记录在K和K的上升沿上。读取数据被驱动在C和C的上升沿（如果提供）上，或者在K和K的上升沿，如果没有提供C/C。在CY7C1418KV18和CY7C142KV18上，突发计数器取外部地址的最低有效位，并在CY7C1148KV18的情况下突发两个18位字，在CY7C442KV18的情形下突发两两个36位字，顺序地进入或离开设备。异步输入包括输出阻抗匹配输入（ZQ）。同步数据输出（Q，与数据输入D共享相同的物理引脚）与两个输出回波时钟CQ/CQ紧密匹配，消除了在系统设计中从每个单独的DDR SRAM单独捕获数据的需要。输出数据时钟（C/C）可实现最大的系统时钟和数据同步灵活性。所有同步输入通过由K或K个输入时钟控制的输入寄存器。所有数据输出都通过由C或C（或单个时钟域中的K或K）输入时钟控制的输出寄存器。使用片上同步自定时写入电路进行写入。有关相关文档的完整列表，请单击此处。
在线客服
