XC2C64A-7VQG100I嵌入式 CPLD（复杂可编程逻辑器件）资料

概述
XilinxCoolRunner™-II CPLD提供高速和XC9500/XL/XV CPLD系列的易用性-ily具有XPLA3极低功耗的多功能性单个CPLD中的家庭。这意味着完全相同部件可用于高速数据通信/计算系统和领先的便携式产品，增加了系统内编程的好处。低的功耗和高速运行-组合成一个易于使用且成本效益高的单一系列-积极的。计时技术和其他省电功能扩展用户的电源预算。设计特点包括支持从Xilinx ISE®4.1i WebPACK工具开始。

特征
•针对1.8V系统进行优化-业界最快的低功耗CPLD

-密度从32到512个宏细胞
•业界最好的0.18微米CMOS CPLD
-有效逻辑综合的优化架构
-多电压I/O操作-1.5V至3.3V
•高级系统功能
-系统编程速度最快
·1.8V ISP，使用IEEE 1532（JTAG）接口
-即时重新配置（OTF）
-IEEE1149.1 JTAG边界扫描测试
-可选施密特触发器输入（每个引脚）
-所有设备上都有多个I/O库
-无与伦比的低功耗管理
·DataGATE外部信号控制
-灵活的计时模式
·可选DualEDGE触发寄存器
·时钟分配器（÷2,4,6,8,10,12,14,16）
·冷却时钟
-带有宏单元控制的全局信号选项
·具有相位选择的多个全局时钟宏细胞
·多个全局输出支持
·全局设置/重置
-丰富的产品术语时钟、输出使能和设置/重置
-高效控制术语时钟、输出启用和为每个宏单元设置/重置并共享功能块
-先进的设计安全性
-有线OR和LED的开漏输出选项驾驶
-可选总线保持、3状态或弱上拉选择
I/O引脚
-未使用I/O的可选可配置接地
-混合I/O电压，兼容1.5V、1.8V、所有部件上的2.5V和3.3V逻辑电平

-128上的SSTL2_1、SSTL3_1和HSTL_1宏单元和密度更高的设备
-可热插拔
•PLA架构
-出色的pinout保持力
-跨功能块的100%产品术语可路由性
•广泛的包装可用性，包括细间距：
-芯片规模封装（CSP）BGA、细线BGA、TQFP、PQFP，VQFP和QFN包
-所有包装均无铅
•使用Xilinx和行业进行设计输入/验证标准CAE工具
•使用Xilinx®为所有密度提供免费软件支持WebPACK（网络包）™ 工具
•业界领先的非易失性0.18微米CMOS过程
-保证1000个程序/擦除周期
-保证20年数据保留